实验概况：集成电路(IC)器件制造实现需要对逻辑门电路进行逻辑运算设计,通过Pspice软件编辑电路图,并利用电路仿真功能,观察模拟结果,判断设计的电路系统能否达到设计要求。在完成仿真后，对设计电路通过L-edit软件编辑和生成门电路IC制造所需的版图,根据集成电路设计规则，完善和修改版图，并进行后处理，模拟IC制造，仿真通过IC版图制造的门电路器件是否满足设计要求和误差分析。为学生掌握集成电路制造全过程提供完整的虚拟仿真平台。

实验目标：了解集成电路制造环节的组成和各设计软件的功能，掌握集成电路设计、仿真、制造版图设计和最终的虚拟模拟原理和概念。

实验功能：通过集成电路制造虚拟仿真技术进行门电路电路图/版图/后处理演示和实训，支持学生自主选择门电路电路、进行相应的制造版图设计以及最终的虚拟模拟，从而加深对集成电路制造全程的理解。

教学效果：了解集成电路制造环节的组成和各设计软件的功能，掌握集成电路设计、仿真、制造版图设计和最终的虚拟模拟原理和概念。